

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

THIS PAGE BLANK (USPTO)

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-097795
(43)Date of publication of application : 08.04.1997

(51)Int.CI.

H01L 21/321
H05K 1/09

(21)Application number : 07-276323

(71)Applicant : SONY CORP

(22)Date of filing : 29.09.1995


(72)Inventor : OZAKI YUJI
HASEGAWA KIYOSHI

(54) BUMP FORMING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To easily form a bump at a low cost by a method wherein a metal multilayered film is formed between a first electrode and an insulating layer of a second electrode when one of first electrodes is not coincident with a corresponding second electrode.

SOLUTION: A solder bump 9A is formed on a pad 2A through the intermediary of a barrier metal layer 6A. When a pad 2B deviates positionally from the corresponding electrode of a wiring board due to a pitch difference, a barrier metal layer 6B is formed between the pad 2B and a bump forming position, and a solder bump 9B is formed on the barrier metal layer 6B at a position corresponding to a bump forming position. Therefore, a process where the pad 2B and a bump forming position are electrically connected together and another process where the barrier metal layer 6B for preventing an intermetallic compound from being produced is formed between the pad 2B and the corresponding electrode of the wiring board can be carried out in a batch.



LEGAL STATUS

[Date of request for examination] 24.01.2001

[Date of sending the examiner's decision of rejection] 20.09.2002

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

THIS PAGE BLANK (USPTO

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-97795

(43)公開日 平成9年(1997)4月8日

(51) Int.Cl. ⁶	識別記号	府内整理番号	F I	技術表示箇所
H 01 L 21/321			H 01 L 21/92	6 0 2 L
H 05 K 1/09			H 05 K 1/09	C
			H 01 L 21/92	6 0 4 N
				6 0 4 B
				6 0 4 C

審査請求 未請求 請求項の数4 FD (全6頁)

(21)出願番号	特願平7-276323	(71)出願人	000002185 ソニー株式会社 東京都品川区北品川6丁目7番35号
(22)出願日	平成7年(1995)9月29日	(72)発明者	尾崎 裕司 東京都品川区北品川6丁目7番35号ソニー 株式会社内

(72)発明者 長谷川 漢
東京都品川区北品川6丁目7番35号ソニー
株式会社内

(74)代理人 弁理士 田辺 恵基

(54)【発明の名称】 パンプ形成方法

(57)【要約】

【課題】本発明は、パンプを簡易かつ低コストで形成し得るパンプ形成方法を実現するものである。

【解決手段】パンプ形成対象物に形成された各第1の電極のうち基板の対応する第2の電極との位置関係が一致しない第1の電極が存在する場合、当該第1の電極の対応する第2の電極との位置関係に応じて、当該第1の電極と当該第1の電極に対応する第2の電極のパンプ形成対象物上に形成された第1の絶縁層上における所定位置との間に金属化合物生成防止用の金属多層膜を形成する。これにより対応する第2の電極との位置関係が一致しない第1の電極から当該第1の電極に対応する第2の電極の第1の絶縁層上における所定位置まで電気的に接続する工程と、各第1の電極及び対応する各第2の電極間に金属多層膜を形成する工程とを一括して行うことができ、かくしてパンプを簡易かつ低コストで形成し得るパンプ形成方法を実現し得る。




図1 実施例によるパンプ形成方法

1

【特許請求の範囲】

【請求項1】バンプ形成対象物の一面に複数形成された第1の電極にそれぞれ対応する第2の電極が形成された基板に装着されるバンプを形成するバンプ形成方法において、

各上記第1の電極上に所定の大きさでなる開口が形成されるように上記バンプ形成対象物の一面及び各上記第1の電極上に第1の絶縁層を形成する第1の工程と、

各上記開口に露出した各上記第1の電極上に金属間化合物生成防止用の金属多層膜を形成すると共に、各上記第1の電極のうち対応する上記第2の電極との位置関係が一致しない上記第1の電極が存在する場合、当該第1の電極の対応する上記第2の電極との位置関係に応じて、当該第1の電極と当該第1の電極に対応する上記第2の電極の上記第1の絶縁層上における所定位置との間に上記金属多層膜を形成する第2の工程と、

対応する上記第2の電極との位置関係が一致しない上記第1の電極上に形成された上記金属多層膜の上記所定位置上に所定の大きさでなる開口が形成されるように、当該金属多層膜上に第2の絶縁層を形成する第3の工程と、

各上記金属多層膜上に所定のバンプ材でなるバンプを形成する第4の工程とをえることを特徴とするバンプ形成方法。

【請求項2】各上記第1の電極は、

アルミニウム-ケイ素又はアルミニウム-ケイ素-銅になり、

上記金属多層膜の上記第1の電極側の金属層は、

クロム、チタン又は窒化チタンでなることを特徴とする請求項1に記載のバンプ形成方法。

【請求項3】上記第1の工程及び第3の工程は、上記第4の工程において上記金属多層膜上に供給する上記所定のバンプ材の供給量が同じである場合、上記第4の工程で形成される各上記バンプの上記バンプ形成対象物の一面に対向する他面からの高さが同じになるよう大きさに、それぞれ上記開口を形成することを特徴とする請求項1に記載のバンプ形成方法。

【請求項4】上記第4の工程は、

上記第1及び第3の工程において各上記開口が同じ大きさで形成された場合、各上記バンプの上記バンプ形成対象物の一面に対向する他面からの高さが同じになるよう、各上記金属多層膜上に上記所定のバンプ材を供給することを特徴とする請求項1に記載のバンプ形成方法。

【発明の詳細な説明】

【0001】

【目次】以下の順序で本発明を説明する。

発明の属する技術分野

従来の技術

発明が解決しようとする課題

課題を解決するための手段

2

発明の実施の形態(図1~図5)

発明の効果

【0002】

【発明の属する技術分野】本発明はバンプ形成方法に関し、例えばIC(Integrated Circuit)チップの半導体素子の回路面に形成された各外部電極(パッド)上に突起電極(いわゆるバンプ)を形成する際に適用して好適なものである。

【0003】

10 【従来の技術】近年、1チップの集積度が向上しているのにもかかわらず、ICの回路規模が増大するに伴つてICのチップサイズは大型化している。このためICチップに形成されるパッドのピッチを小さくすることにより、ICチップのサイズをできる限り小さくするようしている。

【0004】またICチップがフリップチップ実装される配線基板のバーンルールも微細化が進んでいるが、量産可能なレベルにおける配線基板のバーンルールとICチップのパッドピッチとは異なり、配線基板のバターンルールはICチップのパッドピッチよりも大きなバターンルールである。例えば、量産可能なレベルにおけるICチップのパッドピッチは80[μm]程度であるのに対して、配線基板の電極ピッチは150[μm]程度である。また配線基板の製造コストは、配線基板のバターンルールを微細化すればするほど上昇するので、コストを低減するためには、配線基板のバターンルールをできるだけ大きくすることが望ましい。

【0005】

【発明が解決しようとする課題】ところで配線基板のバターンルール以下のパッドピッチを有するICチップを配線基板にフリップチップ実装する場合、ICチップに形成された各パッド(通常、Al(アルミニウム)、Al-Si(ケイ素)、Al-Si-Cu(銅)又はAl-Cu等である)と、配線基板の対応する各電極との間でピッチ差が生じ、このピッチ差を解消する方法として、例えばAlを用いてICチップのパッドを再配線する方法がある。

【0006】例えばICチップのパッドAと当該パッドAに対応する配線基板の電極Bとがピッチ差によつて一致しない場合、パッドAから当該パッドAの当該パッド配線基板の対応する電極BのICチップにおける対応する所定位置までAlを用いてAl層を形成し、当該所定位置に所定のバンプ材でなるバンプを形成することにより、ピッチ差を解消するものである。

【0007】この方法によれば、ICチップのパッドAと配線基板の対応する電極Bとのピッチ差による位置ずれを解消することができると共に、バンプ間のピッチを大きくすることができるので、バンプの大きさ及び高さを増大することができ、従つて配線基板とのフリップチップ実装の信頼性を向上させることができる。またバッ

50 ツ

ドAから電極BのICチップにおける対応する位置まで配線したことにより、配線基板の電極ピッチを小さくする必要がなくなるので、配線基板の製造コストを低減し得る。

【0008】ところがこの方法では、A1等の金属を用いてパッドAから電極BのICチップにおける対応する所定位置までA1層を形成した後当該A1層上に、パッドA(A1)及びパンプ間における金属間化合物生成防止用の金属多層膜(以下、これをバリアメタル層と呼ぶ)を形成する必要があるため、パッドAから電極BのICチップにおける対応する所定位置までA1層を形成する工程と、A1層上にバリアメタル層を形成する工程との2工程が必要となり、パンプの形成工程が煩雑化すると共にパンプの形成コストが上昇する問題があつた。

【0009】特に、コスト低減のために配線基板のパターンルールを粗くした場合には、ICチップに形成されるパッドの一部又は全てを、当該各パッドから配線基板のそれぞれ対応する各電極のICチップにおける位置までA1を用いてA1層を形成した後、当該A1層上にバリアメタル層を形成して、配線基板の対応する電極に応じたICチップの位置にパンプを形成しなければならず、パンプの形成工程が一段と煩雑化すると共に、パンプの形成コストが一段と上昇する。

【0010】本発明は以上の点を考慮してなされたもので、パンプを簡易かつ低成本で形成し得るパンプ形成方法を提案しようとするものである。

【0011】

【課題を解決するための手段】かかる課題を解決するため本発明においては、第1の工程は、各第1の電極上に所定の大きさでなる開口が形成されるようにパンプ形成対象物の一面及び各第1の電極上に第1の絶縁層を形成し、第2の工程は、各開口に露出した各第1の電極上に金属間化合物生成防止用の金属多層膜を形成すると共に、各第1の電極のうち対応する第2の電極との位置関係が一致しない第1の電極が存在する場合、当該第1の電極の対応する第2の電極との位置関係に応じて、当該第1の電極と当該第1の電極に対応する第2の電極の第1の絶縁層上における所定位置との間に金属多層膜を形成し、第3の工程は、対応する第2の電極との位置関係が一致しない第1の電極上に形成された金属多層膜の所定位置上に所定の大きさでなる開口が形成されるよう、当該金属多層膜上に第2の絶縁層を形成し、各金属多層膜上に所定のパンプ材でなるパンプを形成する。

【0012】従つてこのパンプ形成方法では、各第1の電極のうち対応する第2の電極との位置関係が一致しない第1の電極が存在する場合、当該第1の電極の対応する第2の電極との位置関係に応じて、当該第1の電極と当該第1の電極に対応する第2の電極の第1の絶縁層上における所定位置との間に金属多層膜を形成するようにしたことにより、対応する第2の電極との位置関係が一

致しない第1の電極から当該第1の電極に対応する第2の電極の第1の絶縁層上における所定位置まで電気的に接続する工程と、各第1の電極及び対応する各第2の電極間に金属多層膜を形成する工程とを一括して行うことができる。

【0013】

【発明の実施の形態】以下図面について、本発明の一実施例を詳述する。

【0014】図1(A)～(E)に本発明の実施例によるパンプ形成方法を示し、まず図1(A)に示すように、ICチップ1のシリコンウェハ1Aの回路面1Bに形成された例えばA1-Siでなるパッド2A及び2Bの周端部を覆うように、回路面1Bに例えばポリイミドでなる第1のバツシベーション層(絶縁層)3を形成する。

【0015】この実施例の場合、パッド2Bは、配線基板(図示せず)の対応する電極と位置が一致しているものとする。

【0016】続いて図1(B)に示すように、各パッド2A及び2B上にそれぞれ所定の大きさでなる開口4A及び4Bが形成されるように、第1のバツシベーション層3とパッド2A及び2B上に第2のバツシベーション層5を形成する。この第2のバツシベーション層5としては、例えば非感光性のポリイミドをエッティングしたものや、感光性ポリイミドを露光現像したものを使用する。

【0017】次に図1(C)に示すように、開口4Aに露出したパッド2A上に、当該パッド2A側から順に、Cr(クロム)/Cu(銅)/Au(金)でなるバリアメタル層6Aを第2のバツシベーション層5の周端部にわずかにかかるように形成すると共に、開口4Bに露出したパッド2B上及びパッド2Bと当該パッド2Bに対応する配線基板(図示せず)の電極に対応した第2のバツシベーション層5上の所定位置(以下、これをパンプ形成位置と呼ぶ)との間に、Cr/Cu/Auでなるバリアメタル層6Bを形成する。ここでバリアメタル層6A及び6Bは、めつき法、スパッタリング法又は真空蒸着法などを用いて形成され、バリアメタル層6BはICチップ1の周端部方向に形成されるものとする。

【0018】続いて図1(D)に示すように、バリアメタル層6A及びパンプ形成位置にそれぞれ所定の大きさでなる開口7A及び7Bが形成されるように、ポリイミドでなる第3のバツシベーション層8を第2のバツシベーション層5上及びバリアメタル層6B上に形成する。次に図1(E)に示すように、例えば電解めつき法又は真空蒸着法を用いて、開口7A及び7B上にそれぞれ球状となるはんだパンプ9A及び9Bを形成する。

【0019】かくして図2に示すように、バリアメタル層6Aを介してパッド2A上にはんだはんだパンプ9Aが形成されると共に、バリアメタル層6Bを介してバツ

ド2Bに電気的に接続されたはんだバンプ9Bが形成されたICチップを得ることができる。

【0020】ここで上述のバンプ形成方法によつてはんだバンプ9A及び9Bを形成した場合、図3に示すように、例えば第2のバツシベーション層5の厚さを例えれば10[μm]の厚さで厚く形成し、開口7A及び7Bの大きさと同じ大きさで形成すると、開口7A及び7Bにそれぞれ同じ量のはんだ量を供給した場合、はんだバンプ9Aに対してはんだバンプ9Bの方が第2のバツシベーション層5の厚さh分だけウエハ1の裏面1Cからの高さが高くなる。

【0021】このようにはんだバンプの高さに違いが生ずると、ICチップを配線基板にフリップチップ実装する際の実装歩留りが低下する。このため、この実施例においては、以下のような方法ではんだバンプ9A及び9Bの高さの差を解消する。

【0022】すなわち第1の方法は、第3のバツシベーション層8に形成する開口7A及び7Bの大きさと同じ大きさに形成した場合に対する方法で、開口7Bに供給するはんだ量を減らすか、又は開口7Aに供給するはんだ量を増やすことにより、はんだバンプ9A及び9Bのウエハ1の裏面1Cからの高さと同じ高さに形成するものである。これは、例えば電解めつきや真空蒸着を行う際のレジスト等の開口部の面積を変えることにより実現できる。

【0023】第2の方法は、開口7A及び7Bに供給するはんだ量と同じ量にした場合に対する方法で、はんだバンプ9A及び9Bのウエハ1の裏面1Cからの高さが同じ高さになるように考慮して、開口7Bの大きさを開口7Aより大きくするか、又は開口7Aの大きさを開口7Bより小さく形成するものである。第3の方法は、上述の第1の方法と第2の方法の両方を実行するものである。従つてはんだバンプ9A及び9Bを形成する際、上述の第1、第2又は第3の方法を実行することにより、形成されるはんだバンプ9A及び9Bのウエハ1Aの裏面1Cからの高さを同じ高さに形成でき、配線基板の実装時における歩留りの低下を回避することができる。

【0024】以上の構成において、このバンプ形成方法では、バツド2A上にはパリアメタル層6Aを介してはんだバンプ9Aを形成し、ビッチ差により配線基板の対応する電極との位置がずれたバツド2Bに対しては、バツド2B及びバンプ形成位置間にパリアメタル層6Bを形成して当該パリアメタル層6B上のバンプ形成位置に対応する位置にはんだバンプ9Bを形成する。

【0025】従つてこのバンプ形成方法では、バツド2B及びバンプ形成位置間を電気的に接続するための工程と、バツド2B及び配線基板の対応する電極間に金属間化合物生成防止用のパリアメタル層6Bを形成する工程とを一括して行うことができる。また従来のように、バツドAと電極BのICチップにおける所定位置との間を

電気的に接続するためのA1層やA1-Si層をバツシベーション層上に形成した場合におけるA1層やA1-Si層とバツシベーション層との密着性に比して、この実施例ではバツシベーション層5上に直接パリアメタル層6Bを形成し、かつバツシベーション層5、8にポリイミドを用いたことにより、パリアメタル層6Bとバツシベーション層5、8との密着性を一段と向上させることができ、ICチップの信頼性を向上させることができる。またパリアメタル層6Bに銅を用いたことにより、

10 従来のようにバツドの配線にA1層を使用した場合に比して、低い配線抵抗値で配線を行うことができる。

【0026】以上の構成によれば、パリアメタル層6Bを用いてバツド2B及びバンプ形成位置間を電気的に接続してパリアメタル層6Bのバンプ形成位置にはんだバンプ9Bを形成したことにより、バツド2B及びバンプ形成位置間を電気的に接続するための工程と、バツド2B及び配線基板の対応する電極間に金属間化合物生成防止用のパリアメタル層6Bを形成する工程とを一括して行うことができ、かくしてバンプを簡易かつ低コストで形成し得るバンプ形成方法を実現することができる。

【0027】なお上述の実施例においては、バツド2B用のはんだバンプ9BをICチップ1の周端部方向に形成した場合について述べたが、本発明はこれに限らず、図4に示すように、バツド2B用のはんだバンプ9BをICチップ1の中心方向に形成する等、バンプ2Bの配線基板に対応する電極の位置に応じたICチップ1の所定位置にバンプを形成することができる。

【0028】また上述の実施例においては、バツド2Bが配線基板の対応する電極とビッチ差が生じている場合について述べたが、本発明はこれに限らず、図5に示すように、ICチップ1に形成された各バツドと配線基板のそれぞれ対応する各電極との位置関係に応じて、バツドの一部又は全てについて上述のバンプ形成方法を用いて各バツドの配線基板のそれぞれ対応する各電極に対応したICチップ上の所定位置にバンプを形成することができる。

【0029】さらに上述の実施例においては、第2のバツシベーション層5の厚さが厚い場合に、はんだバンプ9A及び9Bのウエハ1の裏面1Cからの高さが同じ高さになるようにするために第1、第2及び第3の方法を適用した場合について述べたが、本発明はこれに限らず、多層配線されたICチップのように配線層と層間絶縁膜の厚さに応じてチップ表面の高さが異なる場合にも、それぞれの場所の高さに応じてはんだバンプの高さを上述の第1、第2及び第3の方法を用いて調整することができる。

【0030】さらに上述の実施例においては、金属多層膜としてバツド2A及び2B側から順にCr/Cu/Auでなるパリアメタル層6A及び6Bを形成した場合について述べたが、本発明はこれに限らず、バツド2A及

7

び2B側から順にTi(チタン)/Cu/Au(金)、Cr/Ni(ニッケル)/Au、Ti/Ni/Au、Cr/Ni/Cu/Au、Ti/Ni/Cu/Au、TiN(窒化チタン)/Ti/Cu/Au等でなるバリアメタル層6A及び6Bを金属多層膜として形成してもよい。

【0031】さらに上述の実施例においては、ICチップ1のパット2A及び2BとしてA1-Siパットを用いた場合について述べたが、本発明はこれに限らず、パット2A及び2BとしてA1、A1-Si-Cu、Cr又はTi等を用いてもよい。ここでパット2A及び2BとしてA1-Si又はA1-Si-Cuを用いた場合、パット2A及び2Bとバリアメタル層6との組み合わせとしてバリアメタル層6の第1の金属層がCr、Ti又はTiNのバリアメタル層6が信頼性を向上させる上で最適である。

【0032】さらに上述の実施例においては、バンプ材としてははんだを用いてバンプ9A及び9Bを形成した場合について述べたが、本発明はこれに限らず、バンプ材としてははんだ以外のバンプ材を適用し得る。さらに上述の実施例においては、バンプ形成対象物としてICチップ1に本発明を適用した場合について述べたが、本発明はこれに限らず、例えばプリント配線基板やこの他の電子部品の各電極上にバンプを形成する場合にも適用し得る。

【0033】さらに上述の実施例においては、絶縁層としてポリイミドでなるバツシベーション層3、5及び9を形成した場合について述べたが、本発明はこれに限らず、バツシベーション層3、5及び9として酸化ケイ素や窒化ケイ素等でなるバツシベーション層を形成してもよい。

【0034】

【発明の効果】上述のように本発明によれば、各第1の電極上に所定の大きさでなる開口が形成されるようにバンプ形成対象物の一面及び各第1の電極上に第1の絶縁*

*層を形成し、各開口に露出した各第1の電極上に金属間化合物生成防止用の金属多層膜を形成すると共に、各第1の電極のうち対応する第2の電極との位置関係が一致しない第1の電極が存在する場合、当該第1の電極の対応する第2の電極との位置関係に応じて、当該第1の電極と当該第1の電極に対応する第2の電極の第1の絶縁層上における所定位置との間に金属多層膜を形成し、対応する第2の電極との位置関係が一致しない第1の電極上に形成された金属多層膜の所定位置上に所定の大きさでなる開口が形成されるように、当該金属多層膜上に第2の絶縁層を形成し、各金属多層膜上に所定のバンプ材でなるバンプを形成するようにしたことにより、対応する第2の電極との位置関係が一致しない第1の電極から当該第1の電極に対応する第2の電極の第1の絶縁層上における所定位置まで電気的に接続する工程と、各第1の電極及び対応する各第2の電極間に金属多層膜を形成する工程とを一括して行うことができ、かくしてバンプを簡易かつ低コストで形成し得るバンプ形成方法を実現し得る。

【図面の簡単な説明】

【図1】本発明の実施例によるバンプ形成方法の説明に供する断面図である。

【図2】本発明の実施例により形成されたはんだバンプ付きICチップの一部を示す斜視図である。

【図3】形成されたはんだバンプの高さの違いの説明に供する断面図である。

【図4】他の実施例によるはんだバンプの形成位置の説明に供する斜視図である。

【図5】全てのパットに対して実施例によるバンプ形成方法を適用したはんだバンプ付きICチップの一部を示す斜視図である。

【符号の説明】

1……ICチップ、2……パット、3、5、8……バツシベーション層、4、7……開口、6……バリアメタル層、9……はんだバンプ。

【図2】




図2 バンプ付ICチップ

【図3】




図3 はんだバンプの高さの違い

【図1】




図1 実施例によるバンプ形成方法

【図4】




図4 他の実施例

【図5】




図5 他の実施例